



Taller de Diseño de Circuitos Electrónicos TA138

FACULTAD DE INGENIERÍA UNIVERSIDAD DE BUENOS AIRES

DISEÑO DE FUENTE DE ALIMENTACIÓN

CHECKPOINT 3: CARACTERIZACIÓN Y VALIDACIÓN DE REGULADOR LINEAL CON
LAZO DE TENSIÓN Y CORRIENTE.

Alumnos:

Lazo, Sebastian Nahuel
Flores, Ahmed Ali
Mántaras, Ramiro

Padrón:

106213
106238
111510

Mail:

slazo@fi.uba.ar
aaflores@fi.uba.ar
rmantaras@fi.uba.ar

Docentes:

Teóricas: Julio Zola

Tutor: Sergio Andres Quinteros

Índice

1. Objetivo	2
1.1. Corrección de errores	2
2. Desarrollo	2
2.1. Fabricación de la PCB	2
2.2. Mediciones	2
2.2.1. Banco de Pruebas	3
2.2.2. Análisis de confiabilidad de los componentes	4
2.2.3. Regulación de carga estática y dinámica	4
2.2.4. Regulación de línea	7
2.2.5. Limitación de corriente	8
2.2.6. Eficiencia	9
2.3. Problemas encontrados	9
3. Conclusiones	11
A. Apéndice I: Simulaciones	13
A.1. LDO	13
B. Apéndice II: Esquemáticos	14
B.1. LDO	14
C. Apéndice III: PCB	15
C.1. LDO capa superior	15
C.2. LDO capa inferior	16
C.3. LDO Serigrafía superior	17
D. Apéndice IV: Presupuesto	18

1. Objetivo

Continuando con el diseño de un regulador lineal que cumpla con las especificaciones definidas en informes previos, en este *checkpoint* se avanza hacia su implementación en un prototipo de circuito impreso (PCB), con el fin de caracterizar y validar experimentalmente las prestaciones obtenidas en la etapa de diseño.

1.1. Corrección de errores

Contemplando los errores advertidos del *checkpoint* previo, se realizaron ciertas modificaciones pertinentes tanto al diseño del esquemático como al de la placa impresa. Las principales se listan a continuación:

- Diseño de PCB de simple faz y corrección de huellas.
- Capacitor de filtrado de ruido de alimentación.
- *Jumpers* para des-habilitar lazos y limitador de corriente.

2. Desarrollo


Para el desarrollo de este *checkpoint 3* se adquirieron los materiales siguiendo el **listado de partes y proveedores** detallada en el apéndice D.

2.1. Fabricación de la PCB


Tomando como referencia el diseño del circuito impreso presentado en el *checkpoint 2* al que se le realizaron correcciones llegando finalmente al diseño del prototipo sometido a las mediciones, el cual se puede apreciar en el apéndice C, luego se dio paso a el proceso de fabricación del prototipo del PCB detallado a continuación.

Se utilizó el método de planchado a una placa de cobre FR4 marcando las pistas por medio de papel impreso de transferencia térmica aplicándole calor. Luego se sumergió la placa en cloruro férrico atacando el cobre sobrante.

Luego, se aplicó la serigrafía superior utilizando el mismo método (véase Figura 1). A continuación, se realizaron las perforaciones correspondientes, se limpió la placa con alcohol isopropílico y se procedió al ensamblado del circuito mediante la colocación de los componentes y soldado adecuado.



(a) Placa montada



(b) Vista lateral

Figura 1: Montaje de la placa LDO

2.2. Mediciones

Con el objetivo de validar experimentalmente el desempeño del regulador implementado, se llevaron a cabo una serie de mediciones sobre el prototipo construido. Estas pruebas permiten contrastar los resultados obtenidos en la etapa de diseño y simulación con el comportamiento real del circuito, evaluando parámetros clave como la regulación de carga, la regulación de línea, la capacidad de limitación de corriente y la eficiencia del sistema. A continuación, se describe el banco de pruebas utilizado y la metodología empleada en cada caso.

2.2.1. Banco de Pruebas

Para realizar las mediciones se llevo la placa a el laboratorio y se la dispuso frente a un banco de pruebas compuesto por los siguientes instrumentos de medición.

- Fuente : UNI-T, UTP33115TFL-II
- Generador de Señales, Topware, 8105
- Osciloscopio : UNI-T, UTD2102CEX+
- Multímetro: VT-POWER, M890G
- Banco de baterías




Figura 2: banco de medición en laboratorio.




Figura 3: Banco de baterías para obtener tensión de referencia de bajo ruido.



Figura 4: Modelo de generador de señales utilizado en las pruebas.

2.2.2. Análisis de confiabilidad de los componentes

Se debe tener en cuenta que los fabricantes disponen de un rango para los parámetros característicos de cada componente, los cuales pueden variar de acuerdo a sus condiciones ambientales, de funcionamiento y de fabricación, pudiendo un lote variar respecto a otro y, a su vez, cada componente individualmente.

En este sentido, el análisis de confiabilidad del circuito requiere contemplar dichas dispersiones mediante técnicas de verificación y modelización que permitan estimar su impacto en el desempeño global. Una de las metodologías empleadas consiste en la evaluación de condiciones de peor caso (worst-case), considerando los valores extremos especificados en las hojas de datos para parámetros críticos como ganancia en corriente (β) en transistores bipolares, tensión umbral en MOSFETs, tensión de referencia en dispositivos como el TL431, offset y ganancia en lazo abierto en amplificadores operacionales, y tolerancias en resistencias.

Se realizaron mediciones del parámetro de ganancia de corriente continua h_{FE} en doce transistores BC547 utilizando un multímetro VT-POWER M890G. Los valores obtenidos fueron:

$$328, 342, 325, 337, 332, 322, 334, 328, 320, 320, 318, 318$$

El valor promedio medido resulta:

$$\bar{\beta} = \frac{1}{12} \sum_{i=1}^{12} \beta_i \approx 327$$

Asimismo, se obtuvo una desviación estándar aproximada de:

$$\sigma \approx 7,7$$

Los valores medidos se encuentran dentro del siguiente rango experimental:

$$318 \leq \beta \leq 342$$

La dispersión observada es reducida, con variaciones menores al 5 % respecto del valor medio. Esto indica una buena uniformidad paramétrica entre los dispositivos analizados, permitiendo estimar un valor típico de diseño de:

$$\beta \approx 330$$

A partir de los resultados obtenidos, puede concluirse que los transistores presentan un comportamiento consistente y repetible dentro del lote analizado, resultando adecuados para aplicaciones analógicas de pequeña señal donde la estabilidad de ganancia y la confiabilidad de los componentes son relevantes.

Cuadro 1: Comparación de parámetros teóricos y medidos experimentalmente

Componente	Parámetro	Valor teórico	Valor medido
TL431	V_{ref} (V)	2.495	2,45
2N3904	β (hFE)	100 – 300	271
	V_{BE} (V)	0.65 – 0.7	0,66
2N3906	β (hFE)	100 – 300	273
	V_{BE} (V)	0.65 – 0.7	0,67
BC547	β (hFE)	300 – 500	330
	V_{BE} (V)	0.65 – 0.7	0,67
BC557	β (hFE)	300 – 500	304
	V_{BE} (V)	0.65 – 0.7	0,67


2.2.3. Regulación de carga estática y dinámica

La regulación idealmente no debe depender del tipo de carga, sin embargo una carga de poca resistencia consume mucha corriente que la fuente debe ser capaz de entregar y una carga que varíe su resistencia infiere que la fuente debe cambiar su estado de equilibrio rápidamente a uno nuevo, esto previamente se simuló, y en las próximas mediciones se verificara y se caracterizara el circuito de forma practica con componentes reales.

Regulación de carga estática

Para la regulación de carga se varia la resistencia de carga desde valores grandes de resistencias hacia los puntos críticos donde la corriente llega a su limite y debe actuar la regulación de corriente. Dichos valores medidos se encuentran tabulados en la tabla 2 y la curva obtenida tras interpolar los puntos medidos en la figura 6. A su vez se realizo el calculo de resistencia de Thevenin correspondiente a la caracterización de la resistencia de salida del regulador lineal.

En búsqueda de una mayor sensibilidad de medición se midió la diferencia de la tensión de salida con respecto una fuente fija de tensión de 5,22 V tal como se detalla en el diagrama de la figura 5, luego dicha diferencia ,en el orden de los mV, fue la variación que afecto cada punto de medición.



Cuadro 2: Mediciones de regulación de carga estática del LDO

R_L [Ω]	V_O [V]
100k	4.8186
10k	4.8079
4k7	4.8071
1k	4.8038
560	4.8025
220	4.7950
100	4.7830
47	4.7630
23.5	4.7650
10	4.6270

Figura 5: Banco de pruebas para medición de regulación de carga




Figura 6: Interpolación de los puntos medidos en regulación de carga estática.

Tomando dos puntos de la curva correspondientes a la resistencia de 1 k Ω y de 220 Ω y utilizando la expresión 1 se llega a el valor de resistencia de salida de 0,52 Ω .

$$R_T = \frac{\left(1 - \frac{V_1}{V_2}\right) R_2}{\left(\frac{V_1}{V_2} \cdot \frac{R_2}{R_1}\right) - 1} = 0,52 \Omega \quad (1)$$

Regulación de carga dinámica

Para una carga dinámica se debe considerar una carga activa que varíe su corriente, se medirá utilizando como carga una fuente de corriente con un transistor. El regulador deberá mantener la tensión de salida con una variación acotada en función de la variación de la corriente en la carga.





Figura 7: Disposición del banco de medición para carga activa.



Se implementó una carga dinámica basada en un transistor NPN controlado mediante un generador de funciones configurado con una señal cuadrada de 1 kHz y 2 V pico. El colector del transistor se conecta a la salida del regulador, mientras que el emisor posee una resistencia R_E de 1k hacia referencia, permitiendo fijar la corriente consumida.

La amplitud de la señal aplicada a la base conmuta el transistor entre distintos niveles de conducción, generando cambios rápidos de corriente sobre la salida del regulador. Aplicando la ley de Kirchhoff en la malla base-emisor se obtiene:

$$V_{\text{gen}} - V_{BE(\text{on})} - i_o R_E = 0$$

Despejando la corriente:

$$i_o = \frac{V_{\text{gen}} - V_{BE(\text{on})}}{R_E}$$

Figura 8: Implementación de carga dinámica para ensayo transitorio del regulador LDO.

La Figura 9 presenta la respuesta dinámica del regulador LDO frente a variaciones rápidas de carga generadas mediante la carga activa implementada. Puede observarse un comportamiento *subamortiguado*, caracterizado por la presencia de sobrepico y oscilaciones amortiguadas antes de alcanzar nuevamente el régimen estacionario.

La forma temporal obtenida resulta consistente con la prevista durante la etapa de simulación y diseño, indicando que el modelo empleado representa adecuadamente la dinámica dominante del sistema. Sin embargo, la amplitud de las oscilaciones medidas experimentalmente resulta superior a la esperada, fenómeno atribuible principalmente a no idealidades de los componentes reales, capacitancias y resistencias parásitas del montaje, así como también a limitaciones del modelo utilizado para el transistor de paso y los elementos de compensación.




Figura 9: Validación de respuesta dinámica en el laboratorio.

2.2.4. Regulación de línea

Midiendo de la misma forma que en la figura 5 las coordenadas de dos puntos de la curva de tensión de salida en función de la tensión de alimentación es posible calcular la regulación de línea. La estabilización de la tensión de salida resulta algo dependiente de la tensión de la fuente de entrada. Debido a esto, el rechazo del rizado de la fuente de entrada será bajo. Se puede observar la interpolación de los puntos medidos en la figura 10.

Se caracteriza la regulación de línea tomando la variación de la salida respecto a la variación de la fuente para dos puntos. En este caso se utilizaron los puntos en donde la tensión de alimentación es de 5,03 V y 15,94 V. Obteniendo el valor de $0,035 \frac{V}{V}$ que caracteriza la regulación de línea.




Figura 10: Interpolación de los puntos medidos en regulación de línea.

$$Reg_{mult} = \frac{V_{O2,mult} - V_{O1,mult}}{V_{CC2} - V_{CC1}} = 0,035 \frac{V}{V}$$

2.2.5. Limitación de corriente

El circuito cuenta con una limitación de corriente que se acciona al alcanzar un valor de corriente estimado y comienza el mecanismo de *foldback* en donde la tensión se ajusta dejando de regular.

Este mecanismo se observo al variar la carga y midiendo la corriente a través de un amperímetro.




Figura 11: Disposición banco de pruebas para medir corriente y tensión de salida.




Figura 12: Comparación entre lo esperado idealmente en regulación de corriente y lo logrado en el laboratorio al medir el prototipo.

Se puede observar en la figura 12 como la medición se desvía respecto a lo esperado, alcanzando un valor máximo de corriente al rededor de 1 A, mientras que se conserva el limite en corto de unos 400 mA previsto en el diseño.

En la tabla 3 se detallan los valores de resistencia contemplados y la corriente de salida alcanzada en los que se baso la interpolación.

Cuadro 3: Mediciones experimentales de foldback en LDO variando la carga

Resistencia R_L [Ω]	Corriente I_O [mA]	Tensión V_O [V]
0 (corto)	400	0.00
1.5	400	0.60
2.5	410	1.03
3.5	670	2.34
4.5	980	4.41
5.0	980	4.90

2.2.6. Eficiencia

En un regulador lineal de bajo *dropout* (LDO), la eficiencia se define como el cociente entre la potencia entregada a la carga y la potencia absorbida desde la fuente de alimentación, expresada como:

$$\eta = \frac{P_O}{P_E} = \frac{V_O I_O}{V_{CC} I_{CC}}$$

Debido a que un LDO regula la tensión disipando la diferencia de potencial entre la entrada y la salida sobre el transistor de paso, su eficiencia suele ser menor que la de reguladores conmutados. En particular, la potencia no aprovechada se transforma principalmente en calor. Por este motivo, la eficiencia depende fuertemente de la relación entre la tensión de salida y la tensión de entrada, alcanzando sus mejores valores cuando V_{CC} es apenas superior a V_O , es decir, dentro de la zona de regulación cercana al *dropout*. A medida que aumenta la diferencia entre entrada y salida, la disipación interna crece y la eficiencia disminuye considerablemente.




Figura 13

Cuadro 4: Mediciones de eficiencia del regulador LDO variando V_{CC}

V_{CC} [V]	I_{CC} [mA]	V_O [V]	I_O [mA]	P_O/P_E [-]
3.48	20	0.0203	0.0002	0.000058
4.57	34	2.63	26.3	0.417
4.81	41	3.18	31.8	0.506
4.99	47	3.63	36.3	0.561
5.37	59	4.63	46.3	0.642
5.62	63	4.99	49.9	0.704
6.25	64	4.99	49.9	0.620
7.18	64	4.99	49.9	0.544
8.20	65	4.99	49.9	0.469
11.04	67	4.99	49.9	0.336
13.13	68	5.00	49.99	0.280
15.27	70	5.00	50.0	0.232

2.3. Problemas encontrados

Durante el desarrollo de las verificaciones y posterior medición, se encontraron algunos problemas no contemplados que se debieron solucionar previo a la obtención de datos final.

Compensación del lazo limitador de corriente

El lazo de corriente limitador presenta un comportamiento inestable que no se refleja con las simulaciones, esto hace

la respuesta fuertemente oscilatoria tras un cambio instantáneo de carga. Para las mediciones dinámicas de la sección 2.2.3, se lo debió anular utilizando los *jumpers* integrados.

Posterior a la medición empírica, se analiza el lazo para identificar el problema:

Se obtiene el diagrama de bode en la figura 14, utilizando la misma técnica que en los lazos de tensión y corriente *foldback*, y con $R_L = 1\Omega$. Se debe obtener solicitar una corriente de salida superior a la corriente de corte del lazo limitador, y al mismo tiempo anular el lazo de corriente *foldback* para que no domine la limitación.




Figura 14: Diagrama de módulo y fase del lazo limitador de corriente.

La dificultad del análisis de este circuito radica en la operación de gran señal: observar que para corrientes de salida bajas, el transistor Q_{16} se encuentra en corte. Lo que se espera es que, al aumentar la corriente de salida, el sistema progresivamente se acerque al modo de operación MAD, por ello la figura 14 solo da una idea aproximada de la ganancia de lazo. Es de esperar que el polo dominante se corra dependiendo de la polarización.

Del análisis de la figura 15 se deduce que el nodo dominante será, potencialmente, el nodo v_{ctrl} , por tener las capacidades asociadas del transistor de paso, que son muy grandes. El nodo 1 será inevitablemente el otro polo visible en la figura 14. Se intentará entonces aplicar *pole-splitting* (figura 15), alejando ambos polos y conservando lo mejor posible la velocidad de respuesta, crítica en este caso. Además, aprovecha la amplificación de la configuración emisor común realimentado de Q_1 para reducir el tamaño de la capacidad considerablemente.




Figura 15: Circuito del lazo limitador de corriente compensado.

Utilizando un capacitor $C \approx 30 \text{ pF}$, se logra compensar el circuito con un margen de fase muy satisfactorio, como se ve en la figura 16.




Figura 16: Diagrama de módulo y fase del lazo limitador de corriente compensado.

Capacitor de suavizado de entrada

Se agrega un capacitor electrolítico de valor $10 \text{ }\mu\text{F}$ para suavizar la señal de entrada. Esto permite al circuito tomar corriente de forma abrupta, y minimiza el ruido de entrada a la salida del regulador.

Rango de regulación

Las mediciones reflejan un rango de entrada $5,3 \text{ V} < V_{in} < 16,5 \text{ V}$ para el cuál la salida $V_o \approx 5 \text{ V}$. Una hipótesis, basada en la experiencia de diseño, es que la llave analógica satura cuando la tensión del lazo de corriente es muy pequeña. Una forma de evitar este fenómeno es reduciendo la resistencia R_{16} y aumentando R_{17} (figura 18). Esto reduce la corriente por la rama central y, reduce la caída sobre R_{16} , mejorando el rango de V_{ctrl} , y en consecuencia el rango de regulación.

3. Conclusiones

A lo largo del desarrollo del presente trabajo se logró caracterizar experimentalmente un regulador lineal LDO discreto, evaluando su comportamiento estático y dinámico mediante distintas metodologías de medición. La comparación entre los resultados experimentales y las simulaciones realizadas en LTspice permitió validar gran parte de los modelos teóricos empleados durante el diseño, observándose una buena correlación tanto en la regulación de tensión como en la respuesta frente a variaciones de carga y alimentación. Mientras que en la limitación de corriente las mediciones permitieron verificar una discrepancia con el diseño de 500 mA , lo cual es un error crítico y no deseado.

A partir de la interpolación y análisis de las mediciones experimentales se verificó el correcto funcionamiento de la etapa de regulación dentro de la región esperada, incluyendo el comportamiento del *dropout*, la regulación de línea, la regulación de carga y la eficiencia del sistema. Asimismo, los ensayos dinámicos mediante carga activa permitieron observar la respuesta transitoria del regulador frente a cambios abruptos de corriente, obteniéndose una dinámica subamortiguada coherente con la prevista en simulación, aunque con amplitudes superiores debido a efectos no ideales presentes en la implementación física.

Durante el desarrollo experimental también se identificó una discrepancia importante respecto de las simulaciones iniciales: en una primera instancia no se consideró adecuadamente el nodo correspondiente al limitador de corriente, lo cual introdujo una oscilación adicional de aproximadamente 16 kHz no contemplada en el checkpoint previo. Este fenómeno evidenció la sensibilidad del sistema frente a polos y acoplamientos parásitos asociados a la etapa de limitación de corriente. A partir del análisis posterior se determinó que la incorporación de un capacitor de compensación de aproximadamente 30 pF.

En términos generales, el trabajo permitió no sólo validar experimentalmente los conceptos teóricos asociados al diseño de reguladores lineales LDO, sino también adquirir experiencia práctica en simulación analógica, compensación en frecuencia, caracterización experimental y análisis de estabilidad en sistemas electrónicos reales. La comparación entre teoría, simulación e implementación física resultó fundamental para comprender las limitaciones de los modelos ideales y la influencia de las no idealidades presentes en circuitos electrónicos discretos.

A. Apéndice I: Simulaciones

A.1. LDO




Figura 17: Captura de simulación en LtSpice.

B. Apéndice II: Esquemáticos

B.1. LDO





Figura 18: Esquemático de la implementación del regulador lineal LDO.

C. Apéndice III: PCB

C.1. LDO capa superior



Red señal: 0.4 mm
Red Alimentación y potencia : 0.8 mm

Ref. tensión: TL431, Q1, R1–R2
Ref. corriente: U4B–U4D (LM324), R17–R24
Lazo corriente: U4A (LM324), Rs1, R7–R12
Lazo tensión: R5–R6
Amp. tensión (A_T): Q2–Q7, R3, R4, R13
Amp. corriente (A_C): Q14–Q18
Conmutador: Q9–Q12, R25–R28
Limitador: Q13, Q19
Transistor de paso: Q8

Sheet:
File: Prueba.kicad_pcb


Title: Diseño de PCB : LDO Grupo 7

Size: A4
KiCad E.D.A. 10.0.1

Date:

Rev:
Id: 1/1

C.2. LDO capa inferior



Red señal: 0.4 mm
Red Alimentación y potencia : 0.8 mm

Ref. tensión: TL431, Q1, R1-R2
Ref. corriente: U4B-U4D (LM324), R17-R24
Lazo corriente: U4A (LM324), Rs1, R7-R12
Lazo tensión: R5-R6
Amp. tensión (A_T): Q2-Q7, R3, R4, R13
Amp. corriente (A_C): Q14-Q18
Conmutador: Q9-Q12, R25-R28
Limitador: Q13, Q19
Transistor de paso: Q8

Sheet:
File: Prueba.kicad_pcb

Title: Diseño de PCB : LDO Grupo 7


Size: A4
KiCad E.D.A. 10.0.1

Date:

Rev:

Id: 1/1

C.3. LDO Serigrafía superior



Red señal: 0.4 mm
Red Alimentación y potencia : 0.8 mm

Ref. tensión: TL431, Q1, R1–R2
Ref. corriente: U4B–U4D (LM324), R17–R24
Lazo corriente: U4A (LM324), Rs1, R7–R12
Lazo tensión: R5–R6
Amp. tensión (A_T): Q2–Q7, R3, R4, R13
Amp. corriente (A_C): Q14–Q18
Conmutador: Q9–Q12, R25–R28
Limitador: Q13, Q19
Transistor de paso: Q8

Sheet:	
File: Prueba.kicad_pcb	
Title: Diseño de PCB : LDO Grupo 7	
Size: A4	Date:
KiCad E.D.A. 10.0.1	Rev: Id: 1/1

D. Apéndice IV: Presupuesto

Hoja1

PCB (LDO)						
Componente	Detalle	Cantidad	Precio	Datasheet	Encapsulado	Proveedor
Bornera 2x1	Vo y Vin	2	550			https://www.microelectronicash.com
Pines 2x1	V_Rs_test	2	181			https://www.microelectronicash.com
Pines 2x1	V_current_test	3	182			https://www.microelectronicash.com
Pines 2x1	V_voltage_test	4	183			https://www.microelectronicash.com
Pines 2x1	V_ref_test	5	184			https://www.microelectronicash.com
Pines 2x1	V_ref_c_test	6	185			https://www.microelectronicash.com
Transistor npn	2N3904	7	186	Ver datasheet	TO-92	https://www.microelectronicash.com
Transistor pnp	2N3906	8	187	Ver datasheet	TO-92	https://www.microelectronicash.com
Transistor PMOS	IRF4905	9	188	Ver datasheet	TO-220	https://www.microelectronicash.com
Transistor npn	BC547	10	189		TO-92	https://www.microelectronicash.com
Transistor pnp	BC557	11	190		TO-92	https://www.microelectronicash.com
Resistor	2.2k	10	191		THT	https://www.microelectronicash.com
Resistor	10k	15	192		THT	https://www.microelectronicash.com
Resistor	1k	10	193		THT	https://www.microelectronicash.com
Resistor	3k	5	194		THT	https://www.microelectronicash.com
Resistor	4.7k	10	195		THT	https://www.microelectronicash.com
Resistor	1.4k	5	196		THT	https://www.microelectronicash.com
Resistor	1.1k	5	197		THT	https://www.microelectronicash.com
Resistor	0.8k	5	198		THT	https://www.microelectronicash.com
Resistor	1.7k	5	199		THT	https://www.microelectronicash.com
Preset ajust	20 vueltas	2	200			
Alambre Resistor	0.2	1	201		THT	https://www.microelectronicash.com
Referencia Prog.	TL431LP	1	202	Ver datasheet	TO-92	https://www.microelectronicash.com
Amplificador Op.	LM324	1	203	Ver datasheet	PDIP-8	https://www.microelectronicash.com
Disipador		1	204		TO-220	https://www.ide-shop.com.ar/productos/disipador-to220-negro-aletado-15x10x20mm-x5u/
PCB virgen	10x10 doble faz	1	205			https://www.ide-shop.com.ar/productos/placa-virgen-fr4-doble-faz/
Total PCB						
		28050				